当前位置：首页 > FPGA > 正文内容

Xilinx_ISE_DS_Win_14.7_1015_1 安装教程（Xilinx High Speed Cable USB驱动安装）

chanra1n6年前 (2020-01-30)FPGA10362

首先下载Xilinx ISE软件的安装包，以下是百度云链接，6.12G，放着一晚上就下载完了

链接：https://pan.baidu.com/s/13cUoFZgbld0X4ikCLsVFNQ

提取码：53ro

更建议使用win7来安装这个，win8 win10 server 2019测试完美闪退

下载完成之后，我们把压缩文件解压

右键-管理员模式运行xsetup.exe即可

这里点击同意条款，不点无法安装的

下一步也是同意，这里选择默认的

一路默认就行了，就是这个安装要二十多G？？？很迷茫

选择好安装的目录之后就可以安装了

安装到一半会弹出要安装WinCap，难不成是为了防止盗版？安装就完事了！

扫描二维码推送至手机访问。

本文链接：http://myfpga.cn/index.php/post/123.html

分享给朋友：

返回列表

上一篇：TI-TM4C123x系列单片机编程入门救急宝典(草稿版本,持续更新中。。。)

下一篇：FPGA ALARM FPGA多功能闹钟完整项目内含上位机

“Xilinx_ISE_DS_Win_14.7_1015_1 安装教程（Xilinx High Speed Cable USB驱动安装）” 的相关文章

EBAZ4205原理图和PCB免费分享基于ZYNQ7010

ebit.pdfebit.PcbDoc...

Xilinx FIFO和ILA学习

`timescale 1ns / 1ps//-------------------------------------------------------//Filename ﹕ FIFO_TOP.v//Author ...

Verilog实现串并转换

项目文件：SIPO.zip//------------------------------------------------------// File Name : SIPO.v// Author &n...

点亮LED灯实验

设计流程：设计规划 -> 波形绘制 -> 代码编写 -> 代码编译 -> 逻辑仿真 -> 波形对比 -> 绑定管脚 -> 分析综合布局布线 -> 上板验证新建项目文件夹（led）：Doc：放置文档资料（数据手册、波形图、文档、项目日志）Pri：放置工程...

FPGA时序分析和时序约束

时序分析：时序分析的目的就是通过分析FPGA设计中各个寄存器之间的数据和时钟传输路径，来分析数据延迟和时钟延迟之间的关系。一个设计OK的系统，必然能够保证整个系统中所有的寄存器都能够正确的寄存数据。数据和时钟传输路径是由EDA软件，通过针对特定器件布局布线得到的。时序约束：两个作用告知 EDA 软件...

时序约束(TCL脚本)

get_ports的使用方法如下：# 获取所有端口 get_ports * # 获取名称中包含data的端口 get_ports *data* # 获取所有输出端口 get_ports -filter {DIRECTION == OUT} # 获取所有输入端口 all...