当前位置：首页 > FPGA > 正文内容

自研板卡 Xilinx A7 100Msps/8bit/2CH ADC WithTrig 千兆以太网 40MBW

chanra1n8个月前 (07-09)FPGA7782

1板卡设计框图

1.1电源

板卡支持DC和Type-C供电两种方式，5V电源通过多个LDO产生数字和模拟用的多路3.3V电源以及-5V运放用电源

1.2模拟输入

设计带宽为40Mhz。

1.3触发输入

1.4数字部分

2.测试记录

2.1电源功率

测试多路电源电压正常，纹波＜1%，满足设计目标。

实测无FPGA情况下整板功率0.59W，带FPGA整板正常模式功率2.5W，全速以太网发送时功率2.9W，满足设计目标。

2.2输入测试

ADC输入波形无明显失真，幅值同仿真结果基本一致。

在预设电压范围内实测-3dB带宽范围为43Mhz，同仿真结果基本一致。

2.3以太网通信测试

2.4上位机显示测试

扫描二维码推送至手机访问。

本文链接：http://myfpga.cn/index.php/post/459.html

分享给朋友：

返回列表

上一篇：Alveo U55C数据中心加速卡安装至服务器并配置环境

下一篇：Verilog IIC器件枚举工具 SI5341 SI5394等器件也可使用

“自研板卡 Xilinx A7 100Msps/8bit/2CH ADC WithTrig 千兆以太网 40MBW” 的相关文章

FPGA ALARM FPGA多功能闹钟完整项目内含上位机

一、项目简述本项目使用苏州硬禾信息科技有限公司设计的小脚丫FPGA开发板设计了一个完成定时、测温、报警、控制的小项目，并通过上位机显示、下发音乐配置数据。本项目B站介绍：https://www.bilibili.com/video/BV1Vh411k7QV/二、研究进展（一）研究内容：l ...

基础实验十三，DS18B20温度传感器

//==========================================================================// Author : ChanRa1n// Description: Training for Intel FPGA/...

Verilog实现时钟分频(奇数分频，偶数分频)二分频三分频四分频五分频

完整工程文件：clkdiv.zip//------------------------------------------------------// File Name : clkdiv.v// Author &nb...

3-8译码器

译码：译码是编码的逆过程，在编码时，每一种二进制的代码，都赋予了特殊的含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义翻译出来的过程叫做译码，实现译码操作的电路称为译码器。译码器：一类多输入多输出的组合逻辑电路器件，其可以分为：变量译码和显示译码两类3-8译码器模块框图：输出信号定义为...

时序约束(TCL脚本)

get_ports的使用方法如下：# 获取所有端口 get_ports * # 获取名称中包含data的端口 get_ports *data* # 获取所有输出端口 get_ports -filter {DIRECTION == OUT} # 获取所有输入端口 all...

单比特和多比特的信号处理

信号跨时钟域传输时，两个时钟的上升沿相位差没有固定关系，所以采样时钟很容易出现建立保持时间违例而采到亚稳态。使用两级同步器处理：两级同步器能降低亚稳态发生的概率，只是使信号变为稳态再往下传输，保证安全但并不保证正确。如上图，A信号建立保持时间，导致B为亚稳态，但是由于有F3的存在，使其有足够的时间恢...