当前位置:首页 > FPGA > 正文内容

SI5394/SI5395/SI5392 上位机实现直接备份、修改、固化、实时配置时钟管理芯片 示例基于Xilinx Alevo U55C/U50/U280 NVM Program

chanra1n6个月前 (07-31)FPGA2374

首先说明这玩意非常麻烦,建议直接联系我付费修改。如果你非要自己修改,可能时间成本比联系我还要贵出很多倍。

Firstly, it should be noted that this matter is very troublesome. It is recommended to contact me directly for payment and modification.

If you insist on modifying it yourself, the time cost may be many times more expensive than contacting me.

以下程序是我将U55C的SI5394 OUT0和OUT1的输出由161.1328125MHz修改为156.25Mhz

The following program is for me to modify the output of SI5394 OUT0 and OUT1 of U55C from 161.1328125MHz to 156.25Mhz

本站提供SI5394修改OUT0和OUT1频率的付费服务,支持但不限于156.25Mhz等,能够固化写入,断电后不丢失。

如片内NVM超过写入次数限制,也支持更换硬件芯片,或提供新的黄金工程。

邮寄修改服务,10工作日内完成(可以加急),每个板卡配置费用5000元(含税)。

所有工程及操作教程 23888元(含税)

支持开票,也支持更多相关功能开发,合作可以邮件联系:chenyu@myfpga.cn



加速卡板载有SI5394,可以输出不同的时钟频率。用于不同的用途,例如万兆以太网等:

image.png

1、首先通过I2C扫描得到器件的地址,当然,你也可以直接拆开板卡,万用表测量器件地址的A1和A2

image.png

这里直接扫描得到了地址为0x68,源代码可以参考:http://myfpga.cn/index.php/post/460.html

2、设计Verilog程序,实现读写的通信:

image.png

3、设计上位机程序,实现页切换、读、写、校验、擦写

image.png

结果示例:

image.png

4、分析配置,方便进行修改

image.png

image.png

确认设备型号正确image.png

image.png

等级是B image.png

image.png

版本是A image.png

image.png

I2C地址也确实是0x68image.png,不过这个读取有什么用?我知道了地址就能获取地址?

image.png

设备工作正常image.png

image.png

时钟输入也正常image.png

跳过一些状态的显示,不赘述

image.png

使用CBPro软件进行配置?image.png读取到的确实是这样,有啥用?

image.png

状态寄存器掩码为0xDC 对应'b11011100image.png

image.png

获取当前的参考时钟方式:

image.png

image.png

说明使用的是XO,频率

image.png

0x22[5] = 1:设备处于Holdover或Free Run模式。

image.png

image.png

HOLD_HIST_VALID寄存器 (0x053F[1])=0,无历史数据,设备处于Free Run模式。

image.png

image.png

强制锁定在Free Run模式(无论输入时钟状态)。

如果希望知道输出频率image.png,需要知道N和R

image.png

image.png得到N0_NUM=0x2100000000

image.png

image.png得到N0_DEN=0x80000000

image.png

image.pngN1_NUM=0x1000000000

image.pngN1_DEN=0xC8000000

N2~N3都为0

image.png

image.png

R0_REG=0,R1_REG=0,R2_REG=1,R3_REG=1,R4_REG~R9_REG均为0

最后是输出格式:

image.png

image.png

得知几位都是0x09,低3位是001,对应差分标准模式。选择输出为LVPECL/LVDS等差分信号,内部阻抗100Ω


image.png

输出电压摆动 0x3E(0011_1110)的[6:4]为011即0x3

image.png

共模电压为1110=0xE

image.png

image.png当前情况下,FINC和FDEC也能影响分频比例的输出。

后面的过程省略,核心思想就是要弄清楚原理再修改,因为NVM有写入次数限制

最后配置完了之后,向0x00E3写入0xC7即可,此时如果重启后啥也没输出,恭喜你,肯定哪里寄存器改错了。

附上我的成功修改记录:

59507717f80820f611e257f61e2973e.png



扫描二维码推送至手机访问。

版权声明:本文由我的FPGA发布,如需转载请注明出处。

本文链接:http://myfpga.cn/index.php/post/462.html

分享给朋友:
返回列表

上一篇:B50612D RGMII Verilog程序设计 UDP Demo

没有最新的文章了...

“SI5394/SI5395/SI5392 上位机实现直接备份、修改、固化、实时配置时钟管理芯片 示例基于Xilinx Alevo U55C/U50/U280 NVM Program” 的相关文章

FPGA ALARM FPGA多功能闹钟 完整项目 内含上位机

FPGA ALARM FPGA多功能闹钟 完整项目 内含上位机

一、项目简述本项目使用苏州硬禾信息科技有限公司设计的小脚丫FPGA开发板设计了一个完成定时、测温、报警、控制的小项目,并通过上位机显示、下发音乐配置数据。本项目B站介绍:https://www.bilibili.com/video/BV1Vh411k7QV/二、研究进展(一)研究内容:l ...

半加器

半加器

半加器:两个输入数据位相加,输出一个结果位和进位,没有进位输入的加法器电路。即两个一位二进制数的加法运算电路。半加器 模块框图:sum:结果位count:进位半加器 真值表:半加器 波形图:代码部分:选择器代码:在Src文件夹中新建 half_adder.v文件module half_adder...

全加器(层次化设计)

全加器(层次化设计)

该篇博客根据上一篇半加器的设计,再结合层次化的设计思想来实现一个全加器!层次化设计理论部分:数字电路中根据模块层次的不同有两种基本的结构设计方法:自底向上的设计方法 和 自顶向下的设计方法自底向上(Bottom-Up)        自底向上的设计是一种传统的设计方法,对设计进行逐次划分的过程是从存...

单比特和多比特的信号处理

单比特和多比特的信号处理

信号跨时钟域传输时,两个时钟的上升沿相位差没有固定关系,所以采样时钟很容易出现建立保持时间违例而采到亚稳态。使用两级同步器处理:两级同步器能降低亚稳态发生的概率,只是使信号变为稳态再往下传输,保证安全但并不保证正确。如上图,A信号建立保持时间,导致B为亚稳态,但是由于有F3的存在,使其有足够的时间恢...

避免Latch产生

避免Latch产生

Latch简介:                Latch其实就是锁存器,是一种在异步电路系统中,对输入信号电平敏感的单元,用来存储信息。        锁存器在数据未锁存时,输出端的信号随输入信号变化,就像信号通过一个缓冲器,一旦锁存信号有效,则数据被锁存,输入信号不起作用。因此,锁存器也被称为透...

按键消抖

按键消抖

        按键消抖主要针对的是机械弹性开关,当机械触点断开、闭合时,由于机械触点的弹性作用,—个按键开关在闭合时不会马上稳定地接通,在断开时也不会一下子断开。        因而在闭合及断开的瞬间均伴随有一连串的抖动,为了保证系统能正确识别按键的开关,就必须对按键的抖动进行处理,这就是按键消抖...