22
2021
02
FPGA ALARM FPGA多功能闹钟 上位机源码
.版本 2
.支持库 spec
.程序集 窗口程序集_启动窗口
.子程序 _关于_被选择
信息框 (“软件用途:基于小脚丫FPGA开发板设计的智能闹钟上位机” + #换行符 + “版权所有:MyFPGA.cn ChanRa1n 保留所有权利” + #换行符 + “项目网址:https://www.myfpga.cn”, 
作者:chanra1n | 分类:易语言
18
2021
02
FPGA ALARM FPGA多功能闹钟 完整项目 内含上位机
一、项目简述本项目使用苏州硬禾信息科技有限公司设计的小脚丫FPGA开发板设计了一个完成定时、测温、报警、控制的小项目,并通过上位机显示、下发音乐配置数据。本项目B站介绍:https://www.bilibili.com/video/BV1Vh411k7QV/二、研究进展(一)研究内容:l 实现一个可定时时钟的功能,用小脚丫FPGA核心模块的4个按键设置当前的时间,OLED显示数字钟的当前时间,精确到分钟即可,到整点的时候比如8:00,蜂鸣器报警,播放音频信号,最长可持续30秒;l&nb
作者:chanra1n | 分类:FPGA
13
2021
02
易语言URL链接转换 相对地址转绝对地址
.版本 2
.程序集 链接转换类
.子程序 相对地址转绝对地址, 文本型
.参数 基址, 文本型
.参数 相对地址, 文本型
.局部变量 临时文本, 文本型
.如果真 (文本_寻找文本 (相对地址, “/”) = 1) ' 相对目录为根目录
&nb
作者:chanra1n | 分类:易语言
02
2021
02
ESP8266 arduino AP模块并串口返回连接设备MAC信息
#include <ESP8266WiFi.h>
const char *ssid = "WIFI";
void setup() {
Serial.begin(115200);
Serial.println();
WiFi.softAP(ssid);
}
void loop() {
&nb
作者:chanra1n | 分类:DIY各种好玩的
01
2021
02
PHP使用SOCKET调用TensorFlow服务器实现图片鉴黄
PHP代码<?php
define("UNIX_DOMAIN","/socks/tfserver.sock");
$socket = socket_create(AF_UNIX, SOCK_STREAM, 0);
$result = socket_connect($socket, UNIX_DOMAIN);
$in = "test.jpg&qu
作者:chanra1n | 分类:AI
20
2021
01
XN297L 三线SPI 51单片机 STC15W401AS驱动 全网首发
//main.c
//作者:ChanRa1n Myfpga.cn
//转载请写明出自!
#include <STC15F2K60S2.H>
#include <RF.h>
void main()//发送模式
{
unsigned char ucPayload[8]={1,2,3,4,5,6,7,8};
RF_Init(); //在此函数中,应该确保和接收端的通信模式,RF&
作者:chanra1n | 分类:MCU
10
2021
01
VHDL中的标识符 Identifiers
标识符由不超过32个的字母、数字和下划线组成标识符的首字母必须是字母,并且不区分大小写标识符的最后一位不可以是下划线,且不允许有连续的下划线标识符不可以是保留字保留字示例:AND OR XOR ABS IN IF FOR此类合法的标识符:Hello_fpga h_a_p_p_y a1b2c3 此类非法的标识符:_abc abc_ ab__c a___bc and xor此类
作者:chanra1n | 分类:VHDL
09
2021
01
VHDL中的结构体 Architecture (二)
此点必须额外注意,当你初始化值时,可以用:=,但是给信号赋值就是<=信号和变量的区别主要是信号的值为进程或者子程序最后的赋值结果,变量的赋值是立即生效的。例如:architecture behaviorl of count is
signal a,b,c,d: std_logic_vector(3 downto 0);
begin
process(a,b,c,d)
begin
&n
作者:chanra1n | 分类:VHDL
09
2021
01
VHDL中的结构体 Architecture (一)
architecture的格式为:Architecture 结构体名 of 实体名 is
说明语句
begin
处理语句
end 结构体名有意思的是,结构体中的处理语句,或者说处理模块是并行的结构体名类似于实体名的命名规则,只能是字母、数字和下划线构成,且数字不能作为首字符说明语句可以是信号、常数、元件、函数等的说明(定义)例如:signal BCD1N:std_logic_vector(3 downto 0
作者:chanra1n | 分类:VHDL
09
2021
01
VHDL中的实体 Entity
为了方便显示,文内所有;全部用;显示ENTITY 实体的格式为:Entity 实体名 IS
类属参数说明
端口说明
END Entity;实体名可以是除了VHDL中关键词的其他字母和数字和下划线组成,实体名必须和VHDL源文件的文件夹相同例如:ILOVEU Happy123 A_B_C 此类都是合法的实体名integer entity architecture此类都
作者:chanra1n | 分类:VHDL