当前位置：首页 > FPGA > 正文内容

(原创)用小脚丫FPGA套件STEP BaseBoard V4.0制作两位十进制加、减、乘、除计算器

chanra1n2年前 (2024-03-15)FPGA3369

如PDF显示异常，推荐点击访问PDF版本：(公开)计算器FPGA软件设计说明与验证记录.pdf

完整工程压缩包：

Calculate_V1_1.7z

扫描二维码推送至手机访问。

版权声明：本文由我的FPGA发布，如需转载请注明出处。

本文链接：http://myfpga.cn/index.php/post/390.html

分享给朋友：

返回列表

上一篇：读《乌合之众》有感：群体智慧与数字设计的互鉴

下一篇：(公开)载人航天FPGA软件需求分析与研制流程浅析

“(原创)用小脚丫FPGA套件STEP BaseBoard V4.0制作两位十进制加、减、乘、除计算器” 的相关文章

高速ADC模块开源页面带Verilog示例程序

高速ADC模块开源页面带Verilog示例程序

暂无...

SOC 在线修改设备树和FPGA配置文件并在线配置FPGA

SOC 在线修改设备树和FPGA配置文件并在线配置FPGA

测试过的平台： 1、DE-10 Cyclone V开发板 ...

Verilog实现时钟分频(奇数分频，偶数分频)二分频三分频四分频五分频

Verilog实现时钟分频(奇数分频，偶数分频)二分频三分频四分频五分频

完整工程文件：clkdiv.zip//------------------------------------------------------// File Name : clkdiv.v// Author &nb...

Xilinx FIFO和ILA学习

Xilinx FIFO和ILA学习

`timescale 1ns / 1ps//-------------------------------------------------------//Filename ﹕ FIFO_TOP.v//Author ...

Verilog实现串并转换

Verilog实现串并转换

项目文件：SIPO.zip//------------------------------------------------------// File Name : SIPO.v// Author &n...

CDC 单脉冲信号处理

CDC 单脉冲信号处理

代码中的Sys_clk其实是没有用到的，项目文件：cdc_single.zip//------------------------------------------------------// File Name : cdc.v// Autho...