按键消抖

浩雨 2022-08-20 164
按键消抖主要针对的是机械弹性开关,当机械触点断开、闭合时,由于机械触点的弹性作用,—个按键开关在闭合时不会马上稳定地接通,在断开时也不会一下子断开。 

避免Latch产生

浩雨 2022-08-19 165
Latch其实就是锁存器,是一种在异步电路系统中,对输入信号电平敏感的单元,用来存储信息。

单比特和多比特的信号处理

浩雨 2022-08-18 143
信号跨时钟域传输时,两个时钟的上升沿相位差没有固定关系,所以采样时钟很容易出现建立保持时间违例而采到亚稳态。

CDC跨时钟域信号处理

浩雨 2022-08-17 182
保证时序电路的时序要求:建立时间:在有效的时钟沿到来之前,输入端的输入信号需要保持稳定不变的最小时间保持时间:在有效的时钟沿到来之后,输入端的输入信号需要保持稳定不变的最小时间

时序约束(TCL脚本)

浩雨 2022-08-16 122
get_ports的使用方法如下:# 获取所有端口 get_ports *   # 获取名称中包含data的端口 get_ports *data*   # 获取所有输出端口 get_ports -filter {DIRECTION == OUT}   # 获取所有输入端口 all_inputs   # 获取输入端口中名字包含

FPGA时序分析和时序约束

浩雨 2022-08-15 168
时序分析:时序分析的目的就是通过分析FPGA设计中各个寄存器之间的数据和时钟传输路径,来分析数据延迟和时钟延迟之间的关系。一个设计OK的系统,必然能够保证整个系统中所有的寄存器都能够正确的寄存数据。数据和时钟传输路径是由EDA软件,通过针对特定器件布局布线得到的。时序约束:两个作用告知 EDA 软件,该设计需要达到怎样的时序指标,然后 EDA软件会根据时序约束的各个参数,尽力优化布局布线,以达到该约束的指标。协助EDA 软件分析设计的时序路径,以产生相应的时序报告。

全加器(层次化设计)

浩雨 2022-08-14 220
该篇博客根据上一篇半加器的设计,再结合层次化的设计思想来实现一个全加器

半加器

浩雨 2022-08-14 146
半加器:两个输入数据位相加,输出一个结果位和进位,没有进位输入的加法器电路

3-8译码器

浩雨 2022-08-13 156
译码器:一类多输入多输出的组合逻辑电路器件,其可以分为:变量译码和显示译码两类

多路选择器

浩雨 2022-08-12 194
多路选择器:在多路数据传送过程中,能够根据需要将其中任意一路选出来的电路