当前位置:首页 > FPGA > VHDL > 正文内容

VHDL中常用的基本数据类型

chanra1n3年前 (2021-01-09)VHDL3706

bit 比特,即位,数据可以取值为'0'和'1'

bit-vector 位矢量,或者位向量,数据可以为多个bit位,例如"1111001"

boolean 布朗类型,可以是真或者假,即"true"或者"false"

time 时间类型,可以是1ms 1s 1us此类

character 字符类型,可以是'a'此类

string 字符串型,可以是"abc"

integer 整数类型,可以是123, 2,-123此类

real 实数,简单地说就是带小数的,例如0.2

natural 自然数,是integer的子类

positive 正整数

扫描二维码推送至手机访问。

版权声明:本文由我的FPGA发布,如需转载请注明出处。

本文链接:https://myfpga.cn/index.php/post/173.html

分享给朋友:
返回列表

没有更早的文章了...

下一篇:VHDL中的实体 Entity

“VHDL中常用的基本数据类型” 的相关文章

VHDL中的实体 Entity

VHDL中的实体 Entity

为了方便显示,文内所有;全部用;显示ENTITY 实体的格式为:Entity 实体名 IS     类属参数说明     端口说明 END Entity;实体名可以是除了VHDL中关键...

VHDL中的结构体 Architecture (二)

VHDL中的结构体 Architecture (二)

此点必须额外注意,当你初始化值时,可以用:=,但是给信号赋值就是<=信号和变量的区别主要是信号的值为进程或者子程序最后的赋值结果,变量的赋值是立即生效的。例如:architecture behaviorl of count is signal&nbs...