当前位置：首页 > 搜索 "FPGA"
三模冗余的原理
FPGA设计中最著名的错误掩蔽和单事件效应（SEE）保护技术之一。这些FPGA设计大多采用硬件描述语言，如Verilog和VHDL。TMR技术包括设计模块的三倍化和为每个输出端口添加多数表决电路。构建这种三重化方案是一项非常重要的任务，需要花费大量的时间和精力来修改设计代码。本文开发了RASP-TM...
在Ubuntu/Linux环境中用Python进行FPGA编程和OpenCL应用开发
FPGA开发，我们可以进行以下优化和添加步骤。注意，所有步骤均根据Ubuntu20.04版本进行测试并编写。安装开发所需的工具和库：在开始之前，您需要安装一些开发工具和库，具体包括clang,bison,flex,libreadline-dev等。可通过以下命令进行安装：plaintext......
Spyglass可用的feature，此处提供对应的src文件
FPGA BC-FPGA-HDL BC-FPGA-VHDL BC-HDL BC-Schedule BC-VHDL Behavioral-Analyzer \Behavioral-Compiler ......
华为FPGA设计资料文档合集（老资料）
FPGA设计全套.rarFPGA技巧Xilinx.rarHuaWeiVerilog约束.rarSynplify工具使用指南(华为文档)[1].rar___20074616444853030.rarVerilogHDL华为入门教程.rarVerilog典型电路设计 华为.rar华为c......
Intel FPGA SOC开发实例(以PS端控制PL端进行LED流水点亮为例)
如果显示有问题，请右键另存为下载到本地查看！首先来看看使用PL端直接点亮LED的步骤： 然后看看在SOC下怎么去做呢？ ......
Xilinx常用原语总结和使用
FPGA内部的IOB、CLB、块RAM的时钟延迟和抖动最小。BUFG原语模板如下：除了BUFG外，常用的还有BUFR，BUFR是regional时钟网络，它的驱动范围只能局限在一个clockregion的逻辑。BUFR相比BUFG的最大优势是偏斜和功耗都比较小。BU......
(原创)解决X86_64使用Primetime时依赖库报错
FPGA.cn/download/libraries/libpng12.so.0sudo mkdir /usr/lib/x86_64-linux-gnu/sudo mv libpng12.so.0 /usr/lib/x86_64-linux-......
(原创)使用基于WSL2的Ubuntu安装EDA工具 Synopsys2018 Leda PT VCS Verdi DVE FM SCL
FPGA(myFPGA.cn)进行激活即可这里分享一下我的Profile文件export VCS_ARCH_OVERRIDE=linuxexport SynopsysRoot=/usr/synopsysexport LM_LICENSE_FILE=$PATH:......
(原创)Ubuntu18+ 解决SpyGlass使用报错的问题 路径设置问题、证书、报错等问题
FPGA:~/WorkPlace# sh /usr/local/eda_tools/synopsys/spyglass/SPYGLASS2017.12-SP2/SPYGLASS_HOME/bin/spyglass/usr/local/eda_tools/synopsys/sp.....
已上传pdf，从开发到验证的完整手册《FPGA之道》狄超 刘萌著 西安交通大学出版社 pdf
FPGA结构，到原理，到应用。后面是设计方法，验证方法，非常好的一本书。ps：pdf是从网上找的，如果侵权，请联系我删除！仅供学习用途！下载链接：FPGA之道......
