当前位置：首页 > 搜索 "FPGA"
预加重（Pre-emphasis）和去加重（De-emphasis）
FPGA或ASIC实现低通滤波。四、应用场景高速数字通信PCIe、USB3.x、Thunderbolt：预加重+去加重用于补偿PCB走线或电缆的高频损耗。光模块（如QSFP）：发射端预加重延长信号传输距离，接收端去加重恢复信号。无线通信FM广播：预加重（75μs）提升音频高频分量，接收端去加......
Fly-by、Daisy Chain与T-topology对比
FPGA.cn所有，仅用于非营利性的学习和教育目的，未经允许不得私自进行转载、引用或商业用途。在高速数字电路设计中，信号完整性（SI）和时序控制是核心挑战。不同的布线拓扑结构直接影响信号质量、抗干扰能力和系统稳定性。本文将对三种主流高速信号布线拓扑——Fly-by、DaisyChain（菊花链）和....
高速PCB故障诊断与检查手册
FPGA.cn所有，仅用于非营利性的学习和教育目的，未经允许不得私自进行转载、引用或商业用途。一、电源完整性故障矩阵故障类型子类根本原因检测方法解决方案预防措施低频纹波100Hz~1MHz范围超标-电解电容ESR过高（>50mΩ）-电源平面长宽比>10:1导致阻抗分布不均-示波器F......
在Xilinx ZYNQ上移植Ubuntu发行版
FPGA配置）移交控制权给第二阶段引导程序（如U-Boot）U-Boot(第二阶段引导程序)从存储设备（如SD卡）加载Linux内核、设备树和初始化文件系统设置启动参数（如控制台、根文件系统位置）启动内核并将控制权交给LinuxLinux内核与根文件系统内核初始化操作系统核心功能（进程管理、内存管....
FPGA硬件设计(高速设计、低功耗设计、高稳定性)
FPGA专用时钟引脚（如Xilinx的MRCC/SRCC）和时钟管理模块（如MMCM/PLL），通过差分对（LVDS/HCSL）传递高频时钟。例如，DDR4接口的400MHz时钟需通过MMCM生成并分配至专用时钟网络。时钟树优化：采用时钟缓冲器（BUFG）减少时钟偏斜，对多时钟域系统使用异步FIFO...
ZYNQ7010 在线重配置 使用PS配置PL
FPGAutilFPGAutil: FPGA Utility for Loading/reading PL ConfigurationUsage: FPGAutil -b <bin ...
自定义Versal BSP编译Petalinux
FPGA.cn/index.php/post/318.html然后配置安装Petalinuxtools2024.2，我没有提前下载依赖文件，因为网络没问题，并且我用不到所有pack，下载完整的太浪费资源chanra1n@chanra1n-Standard-PC-i440FX-PIIX-1996:.....
Versal ACAP Primer Handbook
FPGA的可编程逻辑单元，支持硬件自定义。智能引擎（AIEngine）：专为AI和DSP优化的矢量处理器阵列，擅长高吞吐量计算（如5G、AI推理）。NOC(片上网络)：内置高速互连网络（如NMU/NSU/NPS），实现各模块间高效数据传输。2.传统FPGA以可编程逻辑为核心：主要依赖可编程逻......
Python基于Searx进行信息搜索
FPGA.cn/searx.txt'# 最大并发数MAX_CONCURRENT = 3class SearxSearcher: def __init__(self):&......
(原创)超声波/雷达信号处理仿真与FPGA加速
FPGA上实现，高精度会大幅度增加面积)。五、多阵元单目标探测假设存在第二个阵元，与第一个阵元的直线距离为1米，在本次实验中始终仅进行接收。import numpy as npimport matplotlib.pyplot as pl.....
