第15页 - 我的FPGA

避免Latch产生

浩雨2年前 (2022-08-19)FPGA3141

Latch其实就是锁存器，是一种在异步电路系统中，对输入信号电平敏感的单元，用来存储信息。...

单比特和多比特的信号处理

浩雨2年前 (2022-08-18)FPGA3648

信号跨时钟域传输时，两个时钟的上升沿相位差没有固定关系，所以采样时钟很容易出现建立保持时间违例而采到亚稳态。...

CDC跨时钟域信号处理

浩雨2年前 (2022-08-17)FPGA3501

保证时序电路的时序要求：建立时间：在有效的时钟沿到来之前，输入端的输入信号需要保持稳定不变的最小时间保持时间：在有效的时钟沿到来之后，输入端的输入信号需要保持稳定不变的最小时间...

时序约束(TCL脚本)

浩雨2年前 (2022-08-16)FPGA3296

get_ports的使用方法如下：# 获取所有端口 get_ports * # 获取名称中包含data的端口 get_ports *data* # 获取所有输出端口 get_ports -filter {DIRECTION == OUT} # 获取所有输入端口 all...

FPGA时序分析和时序约束

浩雨2年前 (2022-08-15)FPGA3411

时序分析：时序分析的目的就是通过分析FPGA设计中各个寄存器之间的数据和时钟传输路径，来分析数据延迟和时钟延迟之间的关系。一个设计OK的系统，必然能够保证整个系统中所有的寄存器都能够正确的寄存数据。数据和时钟传输路径是由EDA软件，通过针对特定器件布局布线得到的。时序约束：两个作用告知 EDA 软件...