当前位置:首页 > FPGA > 正文内容

解决INCISIVE152仿真时遇到GND冲突的问题

chanra1n3年前 (2023-01-11)FPGA5814

如果遇到如图库冲突的问题,

image.png

ncelab: *E,MULVLG: Possible bindings for instance of design unit 'INV' in 'worklib.top:v' are:
        uni9000_ver.INV:module
        unisims_ver.INV:module

这时候可以把工程路径下的cds.lib中的

INCLUDE /usr/local/eda_tools/Cadence/INCISIVE152/tools.lnx86/inca/files/cds.lib
DEFINE secureip  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/secureip
DEFINE unimacro  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/unimacro
DEFINE unisim  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/unisim
DEFINE unisims_ver  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/unisims_ver
DEFINE unimacro_ver  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/unimacro_ver
DEFINE simprim  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/simprim
DEFINE simprims_ver  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/simprims_ver
DEFINE xilinxcorelib  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/xilinxcorelib
DEFINE xilinxcorelib_ver  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/xilinxcorelib_ver
DEFINE uni9000_ver  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/uni9000_ver
DEFINE cpld  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/cpld
DEFINE cpld_ver  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/cpld_ver


DEFINE uni9000_ver  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/uni9000_ver

前面加上#注释掉,或者直接删除该行也可以。

因为我们可以从上面的截图里面看的,提示有重复的设计单元在两个库了,uni9000_ver是我们工程没用到的,故可以注释。

扫描二维码推送至手机访问。

版权声明:本文由我的FPGA发布,如需转载请注明出处。

本文链接:https://myfpga.cn/index.php/post/296.html

分享给朋友:

“解决INCISIVE152仿真时遇到GND冲突的问题” 的相关文章

Xilinx_ISE_DS_Win_14.7_1015_1 安装教程(Xilinx High Speed Cable USB驱动安装)

Xilinx_ISE_DS_Win_14.7_1015_1 安装教程(Xilinx High Speed Cable USB驱动安装)

首先下载Xilinx ISE软件的安装包,以下是百度云链接,6.12G,放着一晚上就下载完了链接:https://pan.baidu.com/s/13cUoFZgbld0X4ikCLsVFNQ 提取码:53ro更建议使用win7来安装这个,win8 win10 ...

ALGO C4MB V11引脚参照表(持续更新)

ALGO C4MB V11引脚参照表(持续更新)

功能:常用引脚CLKPIN_E1LED0PIN_G15LED1PIN_F16LED2PIN_F15LED3PIN_D16KEY1PIN_E15KEY2PIN_E16KEY3PIN_M15KEY4PIN_M16RXDPIN_M2TXDPIN_G1功能:VGA引脚VGA_BLUE[0]PIN_C15VG...

SOC 在线修改设备树和FPGA配置文件 并在线配置FPGA

SOC 在线修改设备树和FPGA配置文件 并在线配置FPGA

测试过的平台:     1、DE-10 Cyclone V开发板              ...

点亮LED灯实验

点亮LED灯实验

设计流程:设计规划 -> 波形绘制 -> 代码编写 -> 代码编译 -> 逻辑仿真 -> 波形对比 -> 绑定管脚 -> 分析综合布局布线 -> 上板验证新建项目文件夹(led):Doc:放置文档资料(数据手册、波形图、文档、项目日志)Pri:放置工程...

半加器

半加器

半加器:两个输入数据位相加,输出一个结果位和进位,没有进位输入的加法器电路。即两个一位二进制数的加法运算电路。半加器 模块框图:sum:结果位count:进位半加器 真值表:半加器 波形图:代码部分:选择器代码:在Src文件夹中新建 half_adder.v文件module half_adder...

全加器(层次化设计)

全加器(层次化设计)

该篇博客根据上一篇半加器的设计,再结合层次化的设计思想来实现一个全加器!层次化设计理论部分:数字电路中根据模块层次的不同有两种基本的结构设计方法:自底向上的设计方法 和 自顶向下的设计方法自底向上(Bottom-Up)        自底向上的设计是一种传统的设计方法,对设计进行逐次划分的过程是从存...