当前位置:首页 > FPGA > 正文内容

解决INCISIVE152仿真时遇到GND冲突的问题

chanra1n1年前 (2023-01-11)FPGA2855

如果遇到如图库冲突的问题,

image.png

ncelab: *E,MULVLG: Possible bindings for instance of design unit 'INV' in 'worklib.top:v' are:
        uni9000_ver.INV:module
        unisims_ver.INV:module

这时候可以把工程路径下的cds.lib中的

INCLUDE /usr/local/eda_tools/Cadence/INCISIVE152/tools.lnx86/inca/files/cds.lib
DEFINE secureip  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/secureip
DEFINE unimacro  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/unimacro
DEFINE unisim  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/unisim
DEFINE unisims_ver  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/unisims_ver
DEFINE unimacro_ver  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/unimacro_ver
DEFINE simprim  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/simprim
DEFINE simprims_ver  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/simprims_ver
DEFINE xilinxcorelib  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/xilinxcorelib
DEFINE xilinxcorelib_ver  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/xilinxcorelib_ver
DEFINE uni9000_ver  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/uni9000_ver
DEFINE cpld  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/cpld
DEFINE cpld_ver  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/cpld_ver


DEFINE uni9000_ver  /usr/local/eda_tools/xilinx_lib/ise_12_3_ncsim/uni9000_ver

前面加上#注释掉,或者直接删除该行也可以。

因为我们可以从上面的截图里面看的,提示有重复的设计单元在两个库了,uni9000_ver是我们工程没用到的,故可以注释。

扫描二维码推送至手机访问。

版权声明:本文由我的FPGA发布,如需转载请注明出处。

本文链接:https://myfpga.cn/index.php/post/296.html

分享给朋友:

“解决INCISIVE152仿真时遇到GND冲突的问题” 的相关文章

FPGA ALARM FPGA多功能闹钟 完整项目 内含上位机

FPGA ALARM FPGA多功能闹钟 完整项目 内含上位机

一、项目简述本项目使用苏州硬禾信息科技有限公司设计的小脚丫FPGA开发板设计了一个完成定时、测温、报警、控制的小项目,并通过上位机显示、下发音乐配置数据。本项目B站介绍:https://www.bilibili.com/video/BV1Vh411k7QV/二、研究进展(一)研究内容:l ...

Intel FPGA初级考试模拟试题 四套含答案

Intel FPGA初级考试模拟试题 四套含答案

*1.下列对异步信号进行同步的描述错误的是(使用锁存器)。采用保持寄存器加握手信号的方法特殊的具体应用电路结构,根据应用的不同而不同使用锁存器异步 FIFO *2.FPGA 的可编程是主要基于什么结构(查找表(LUT))。查找表(LUT)ROM 可编程PAL 可编程与或阵列可编程解析:FP...

基础实验十三,DS18B20温度传感器

基础实验十三,DS18B20温度传感器

//==========================================================================// Author     : ChanRa1n// Description: Training for Intel FPGA/...

Verilog实现时钟分频(奇数分频,偶数分频)二分频 三分频 四分频 五分频

Verilog实现时钟分频(奇数分频,偶数分频)二分频 三分频 四分频 五分频

完整工程文件:clkdiv.zip//------------------------------------------------------// File Name        : clkdiv.v// Author     &nb...

Xilinx FIFO和ILA学习

Xilinx FIFO和ILA学习

`timescale 1ns / 1ps//-------------------------------------------------------//Filename       ﹕ FIFO_TOP.v//Author      ...