当前位置：首页 > 搜索 "FPGA"
(原创)使用基于WSL2的Ubuntu安装EDA工具 Synopsys2018 Leda PT VCS Verdi DVE FM SCL
FPGA(myFPGA.cn)进行激活即可这里分享一下我的Profile文件export VCS_ARCH_OVERRIDE=linuxexport SynopsysRoot=/usr/synopsysexport LM_LICENSE_FILE=$PATH:......
(原创)Ubuntu18+ 解决SpyGlass使用报错的问题 路径设置问题、证书、报错等问题
FPGA:~/WorkPlace# sh /usr/local/eda_tools/synopsys/spyglass/SPYGLASS2017.12-SP2/SPYGLASS_HOME/bin/spyglass/usr/local/eda_tools/synopsys/sp.....
已上传pdf，从开发到验证的完整手册《FPGA之道》狄超 刘萌著 西安交通大学出版社 pdf
FPGA结构，到原理，到应用。后面是设计方法，验证方法，非常好的一本书。ps：pdf是从网上找的，如果侵权，请联系我删除！仅供学习用途！下载链接：FPGA之道......
使用Docker-Ubuntu14安装Synopsys2018工具 Leda PT VCS Verdi DVE FM SCL 爱快Docker EDA工具
FPGA BC-FPGA-HDL \BC-FPGA-VHDL BC-HDL BC-Schedule BC-VHDL Behavioral-Analyzer \Behavioral-Compiler BETA_......
FPGA时序分析和时序约束
FPGA设计中各个寄存器之间的数据和时钟传输路径，来分析数据延迟和时钟延迟之间的关系。一个设计OK的系统，必然能够保证整个系统中所有的寄存器都能够正确的寄存数据。数据和时钟传输路径是由EDA软件，通过针对特定器件布局布线得到的。时序约束：两个作用告知EDA软件，该设计需要达到怎样的时序指标，然后.....
点亮LED灯实验
FPGA.cn// Data : 20220811// Description : This is a simple//-----------------------------------module LED ( input key , // 按键输入......
在Ubuntu/Linux环境中用Python进行FPGA编程和OpenCL应用开发
FPGA(FieldProgrammableGateArray)技术的快速发展，越来越多的开发者开始使用Ubuntu或Linux环境进行FPGA的编程和开发工作。在本文中，我们将会介绍如何在Ubuntu/Linux环境中使用Python作为编程语言进行FPGA开发，以及如何在这些环境中使用......
CDC 单脉冲信号处理
FPGA.cn//Copyright(c)2018-Now,MYFPGA.CN,Allrightreserved.//------------------------------------------------------modulecdc( input......
Verilog实现串并转换
FPGA.cn//Copyright(c)2018-Now,MYFPGA.CN,Allrightreserved.//------------------------------------------------------moduleSIPO( inpu......
Xilinx FIFO和ILA学习
FPGA.cn//Website ﹕https://www.myFPGA.cn//Copyright(c)2018-2022,MYFPGA.CN,Allrightreserved//--------------------------......
