“已上传pdf，从开发到验证的完整手册《FPGA之道》狄超 刘萌著 西安交通大学出版社 pdf” 的相关文章
FPGA ALARM FPGA多功能闹钟 完整项目 内含上位机
一、项目简述本项目使用苏州硬禾信息科技有限公司设计的小脚丫FPGA开发板设计了一个完成定时、测温、报警、控制的小项目，并通过上位机显示、下发音乐配置数据。本项目B站介绍：https://www.bilibili.com/video/BV1Vh411k7QV/二、研究进展（一）研究内容：l ...
Intel FPGA初级考试模拟试题 四套含答案
*1.下列对异步信号进行同步的描述错误的是（使用锁存器）。采用保持寄存器加握手信号的方法特殊的具体应用电路结构,根据应用的不同而不同使用锁存器异步 FIFO *2.FPGA 的可编程是主要基于什么结构（查找表（LUT））。查找表（LUT）ROM 可编程PAL 可编程与或阵列可编程解析：FP...
基础实验十三，DS18B20温度传感器
//==========================================================================// Author : ChanRa1n// Description: Training for Intel FPGA/...
Xilinx FIFO和ILA学习
`timescale 1ns / 1ps//-------------------------------------------------------//Filename ﹕ FIFO_TOP.v//Author ...
CDC跨时钟域信号处理
保证时序电路的时序要求：建立时间：在有效的时钟沿到来之前，输入端的输入信号需要保持稳定不变的最小时间保持时间：在有效的时钟沿到来之后，输入端的输入信号需要保持稳定不变的最小时间CDC问题1：亚稳态亚稳态原因：亚稳态解决方法：对于单信号来说，使用 Double FF来进行信号同步CDC问题2：数据收敛...
避免Latch产生
Latch简介： Latch其实就是锁存器，是一种在异步电路系统中，对输入信号电平敏感的单元，用来存储信息。 锁存器在数据未锁存时，输出端的信号随输入信号变化，就像信号通过一个缓冲器，一旦锁存信号有效，则数据被锁存，输入信号不起作用。因此，锁存器也被称为透...
