当前位置:首页 > FPGA > 正文内容

点亮LED灯实验

浩雨3年前 (2022-08-11)FPGA3796

设计流程:

设计规划 -> 波形绘制 -> 代码编写 -> 代码编译 -> 逻辑仿真 -> 波形对比 -> 绑定管脚 -> 分析综合布局布线 -> 上板验证

新建项目文件夹(led):

image.png

Doc:放置文档资料(数据手册、波形图、文档、项目日志)

Pri:放置工程文件(Quartus新建的工程就保存在该文件夹下)

Sim:放置对可综合代码的仿真文件

Src:放置可综合的代码(最后可生成硬件电路的代码)

模块框图:

image.png

波形图:

image.png

编写代码:

在新建的 Src 文件夹中新建 LED.v文件,然后编写如下代码 并保存


//-----------------------------------
// File name   : LED.v
// Author      : myFPGA.cn
// Data        : 20220811
// Description : This is a simple
//-----------------------------------
module LED (
    input  key , // 按键输入
    output led   // LED输出
);
    assign led = key; // 将按键的值赋值给LED
   
endmodule

在新建的 Sim 文件夹中新建 LED_tb.v文件,然后编写如下代码 并保存

//-----------------------------------
// File name   : LED_tb.v
// Author      : myFPGA.cn
// Data        : 20220811
// Description : This is a testbench for simple
//-----------------------------------
`timescale 1ns/1ns
// 前面的这个时间代表着时间单位,后面的这个代表最小时间单位,也可以理解为精确度
module LED_tb ();
reg  tb_key;
wire tb_led;
LED U_LED (
    .key(tb_key),
    .led(tb_led)
);
initial begin
    tb_key <= 0 ;
end
always #10 tb_key <= !tb_key ;
   
endmodule

使用Quartus软件新建项目:

1、点击New Priject Wizard

image.png

2、点击Next

image.png

3、

image.png

4、继续点击Next

image.png

5、直接Next,后面再添加,也可以在这里添加 .v文件

image.png

6、该步骤根据自己的实际情况来定

image.png

7、将Simulation 的选项改为 ModelSim-Altera

image.png

8、点击 Finish

image.png

9、

image.png

10、选择设置

image.png

11、

image.png

12、

image.png

13、

image.png

添加完成,项目即创建成功!

进行仿真实验:

1、将之前的 Hierarchy改为 Files

image.png

2、将我们编写的代码和仿真文件都加进来(在 1步骤中的 Files上右键点击 Add···)

image.png

3、编译信息中出现 was successful,0 errors 即表示编译成功

image.png

4、点击 RTL Simulation进行仿真(查看波形)

image.png

5、至此,该实验的波形部分已完成!

image.pngimage.png






扫描二维码推送至手机访问。

版权声明:本文由我的FPGA发布,如需转载请注明出处。

本文链接:https://myfpga.cn/index.php/post/254.html

分享给朋友:

“点亮LED灯实验” 的相关文章

FPGA ALARM FPGA多功能闹钟 完整项目 内含上位机

FPGA ALARM FPGA多功能闹钟 完整项目 内含上位机

一、项目简述本项目使用苏州硬禾信息科技有限公司设计的小脚丫FPGA开发板设计了一个完成定时、测温、报警、控制的小项目,并通过上位机显示、下发音乐配置数据。本项目B站介绍:https://www.bilibili.com/video/BV1Vh411k7QV/二、研究进展(一)研究内容:l ...

ALGO C4MB V11引脚参照表(持续更新)

ALGO C4MB V11引脚参照表(持续更新)

功能:常用引脚CLKPIN_E1LED0PIN_G15LED1PIN_F16LED2PIN_F15LED3PIN_D16KEY1PIN_E15KEY2PIN_E16KEY3PIN_M15KEY4PIN_M16RXDPIN_M2TXDPIN_G1功能:VGA引脚VGA_BLUE[0]PIN_C15VG...

Verilog实现时钟分频(奇数分频,偶数分频)二分频 三分频 四分频 五分频

Verilog实现时钟分频(奇数分频,偶数分频)二分频 三分频 四分频 五分频

完整工程文件:clkdiv.zip//------------------------------------------------------// File Name        : clkdiv.v// Author     &nb...

Xilinx FIFO和ILA学习

Xilinx FIFO和ILA学习

`timescale 1ns / 1ps//-------------------------------------------------------//Filename       ﹕ FIFO_TOP.v//Author      ...

CDC 单脉冲信号处理

CDC 单脉冲信号处理

代码中的Sys_clk其实是没有用到的,项目文件:cdc_single.zip//------------------------------------------------------// File Name        : cdc.v// Autho...

多路选择器

多路选择器

多路选择器:在多路数据传送过程中,能够根据需要将其中任意一路选出来的电路。二选一多路选择器 --- 模块框图in_1:输入信号in_2:输入信号sel:控制选择信号out:输出信号二选一多路选择器 --- 波形图in_1、in_2、sel 的波形是随机的。out 的波形根据控制选通信号而定。当 se...