首先下载Xilinx ISE软件的安装包，以下是百度云链接，6.12G，放着一晚上就下载完了
链接：https://pan.baidu.com/s/13cUoFZgbld0X4ikCLsVFNQ
提取码：53ro
更建议使用win7来安装这个，win8 win10 server 2019测试完美闪退
下载完成之后，我们把压缩文件解压
右键-管理员模式运行xsetup.exe即可
这里点击同意条款，不点无法安装的
下一步也是同意，这里选择默认的
一路默认就行了，就是这个安装要二十多G？？？很迷茫
选择好安装的目录之后就可以安装了
安装到一半会弹出要安装WinCap，难不成是为了防止盗版？安装就完事了！
功能:常用引脚CLKPIN_E1LED0PIN_G15LED1PIN_F16LED2PIN_F15LED3PIN_D16KEY1PIN_E15KEY2PIN_E16KEY3PIN_M15KEY4PIN_M16RXDPIN_M2TXDPIN_G1功能:VGA引脚VGA_BLUE[0]PIN_C15VG...
//==========================================================================// Author : ChanRa1n// Description: Training for Intel FPGA/...
代码中的Sys_clk其实是没有用到的，项目文件：cdc_single.zip//------------------------------------------------------// File Name : cdc.v// Autho...
译码：译码是编码的逆过程，在编码时，每一种二进制的代码，都赋予了特殊的含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义翻译出来的过程叫做译码，实现译码操作的电路称为译码器。译码器：一类多输入多输出的组合逻辑电路器件，其可以分为：变量译码和显示译码两类3-8译码器 模块框图：输出信号定义为...
半加器：两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路。即两个一位二进制数的加法运算电路。半加器 模块框图：sum：结果位count：进位半加器 真值表：半加器 波形图：代码部分：选择器代码：在Src文件夹中新建 half_adder.v文件module half_adder...
该篇博客根据上一篇半加器的设计，再结合层次化的设计思想来实现一个全加器！层次化设计理论部分：数字电路中根据模块层次的不同有两种基本的结构设计方法：自底向上的设计方法 和 自顶向下的设计方法自底向上（Bottom-Up） 自底向上的设计是一种传统的设计方法，对设计进行逐次划分的过程是从存...
蜀ICP备19035584号-1 | | 川公网安备 51142202000123号 版权所有 © 2019-2024, 陈语ChanRa1n(网站仅用于学习和教育目的). 由MyFPGA智慧中心驱动，主站访问统计(360奇安信)，Email:chenyu@myfpga.cn 
