当前位置：首页 > FPGA > 正文内容

Xilinx_ISE_DS_Win_14.7_1015_1 安装教程（Xilinx High Speed Cable USB驱动安装）

chanra1n5年前 (2020-01-30)FPGA8074

image.png

首先下载Xilinx ISE软件的安装包，以下是百度云链接，6.12G，放着一晚上就下载完了

链接：https://pan.baidu.com/s/13cUoFZgbld0X4ikCLsVFNQ 

提取码：53ro

更建议使用win7来安装这个，win8 win10 server 2019测试完美闪退

下载完成之后，我们把压缩文件解压

image.png

image.png

image.png

右键-管理员模式运行xsetup.exe即可

image.png

这里点击同意条款，不点无法安装的

image.png

下一步也是同意，这里选择默认的

image.png

一路默认就行了，就是这个安装要二十多G？？？很迷茫

image.png

选择好安装的目录之后就可以安装了

image.png

安装到一半会弹出要安装WinCap，难不成是为了防止盗版？安装就完事了！


扫描二维码推送至手机访问。

版权声明：本文由我的FPGA发布，如需转载请注明出处。

本文链接：https://myfpga.cn/index.php/post/123.html

分享给朋友：
返回列表

上一篇：TI-TM4C123x系列单片机编程入门救急宝典(草稿版本,持续更新中。。。)

下一篇：FPGA ALARM FPGA多功能闹钟 完整项目 内含上位机

“Xilinx_ISE_DS_Win_14.7_1015_1 安装教程（Xilinx High Speed Cable USB驱动安装）” 的相关文章

Intel FPGA初级考试模拟试题 四套含答案

Intel FPGA初级考试模拟试题 四套含答案

*1.下列对异步信号进行同步的描述错误的是（使用锁存器）。采用保持寄存器加握手信号的方法特殊的具体应用电路结构,根据应用的不同而不同使用锁存器异步 FIFO *2.FPGA 的可编程是主要基于什么结构（查找表（LUT））。查找表（LUT）ROM 可编程PAL 可编程与或阵列可编程解析：FP...

高速ADC模块开源页面 带Verilog示例程序

高速ADC模块开源页面 带Verilog示例程序

暂无...

ALGO C4MB V11引脚参照表(持续更新)

ALGO C4MB V11引脚参照表(持续更新)

功能:常用引脚CLKPIN_E1LED0PIN_G15LED1PIN_F16LED2PIN_F15LED3PIN_D16KEY1PIN_E15KEY2PIN_E16KEY3PIN_M15KEY4PIN_M16RXDPIN_M2TXDPIN_G1功能:VGA引脚VGA_BLUE[0]PIN_C15VG...

Verilog实现时钟分频(奇数分频，偶数分频)二分频 三分频 四分频 五分频

Verilog实现时钟分频(奇数分频，偶数分频)二分频 三分频 四分频 五分频

完整工程文件：clkdiv.zip//------------------------------------------------------// File Name        : clkdiv.v// Author     &nb...

Xilinx FIFO和ILA学习

Xilinx FIFO和ILA学习

`timescale 1ns / 1ps//-------------------------------------------------------//Filename       ﹕ FIFO_TOP.v//Author      ...

多路选择器

多路选择器

多路选择器：在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路。二选一多路选择器 --- 模块框图in_1：输入信号in_2：输入信号sel：控制选择信号out：输出信号二选一多路选择器 --- 波形图in_1、in_2、sel 的波形是随机的。out 的波形根据控制选通信号而定。当 se...

Copyright © MyFpga.cn 技术的执着 | 蜀ICP备19035584号-1蜀ICP备19035584号-1 | | 川公网安备 51142202000123号 版权所有 © 2019-2024, 陈语ChanRa1n(网站仅用于学习和教育目的). 由MyFPGA智慧中心驱动，主站访问统计(360奇安信)，Email:chenyu@myfpga.cn