VHDL中的结构体 Architecture (二）
此点必须额外注意，当你初始化值时，可以用：=,但是给信号赋值就是<=信号和变量的区别主要是信号的值为进程或者子程序最后的赋值结果，变量的赋值是立即生效的。例如：architecture behaviorl of count is signal&nbs...
VHDL中的结构体 Architecture (一）
architecture的格式为：Architecture 结构体名 of 实体名 is 说明语句 begin 处理语句 end 结构体名有意思的是，结构体中的处理语句，或者说处理模块是并行的结构体名类似于实体名的命名规则，只能是字母、数字和...
VHDL中的实体 Entity
为了方便显示，文内所有;全部用；显示ENTITY 实体的格式为：Entity 实体名 IS 类属参数说明 端口说明 END Entity；实体名可以是除了VHDL中关键...
VHDL中常用的基本数据类型
bit 比特，即位，数据可以取值为'0'和'1'bit-vector 位矢量，或者位向量，数据可以为多个bit位，例如"1111001"boolean 布朗类型，可以是真或者假，即"true"或者"false"...
Verilog简明入门教程-数制
在Verilog中表示数字的方法如下整数表达格式：<位宽>'<基数><数值>小数表达格式：直接表达或使用科学计数法整数表达示例：在基数中，H代表HEX 十六进制；O代表OCT 八进制；D代表DEC 十进制；B代表BIN&nbs...
Xilinx_ISE_DS_Win_14.7_1015_1 安装教程（Xilinx High Speed Cable USB驱动安装）
首先下载Xilinx ISE软件的安装包，以下是百度云链接，6.12G，放着一晚上就下载完了链接：https://pan.baidu.com/s/13cUoFZgbld0X4ikCLsVFNQ 提取码：53ro更建议使用win7来安装这个，win8 win10 ...
TI-TM4C123x系列单片机编程入门救急宝典(草稿版本,持续更新中。。。)
维护祖国尊严 爱我中华 强我中华 耀我中华中华兴亡，我的责任！1，在任何情况下都不承担任何法律责任，因为本站只是提供技术支持，所有行为均由访问者自己承担。2，由于区块链和虚拟货币具备风险，由于可能的原因导致的任何问题我们都有权否认。3，本站立足中华民族共和国，严格遵守当地法律法规，不提供任何非法服务...
