当前位置:首页 > FPGA > 正文内容

ALGO C4MB V11引脚参照表(持续更新)

chanra1n3年前 (2022-01-16)FPGA6170
功能:常用引脚
CLKPIN_E1
LED0PIN_G15
LED1PIN_F16
LED2PIN_F15
LED3PIN_D16
KEY1PIN_E15
KEY2PIN_E16
KEY3PIN_M15
KEY4PIN_M16
RXDPIN_M2
TXDPIN_G1


功能:VGA引脚
VGA_BLUE[0]PIN_C15
VGA_BLUE[1]PIN_B16
VGA_BLUE[2]PIN_A15
VGA_BLUE[3]PIN_B14
VGA_BLUE[4]PIN_A14
VGA_GREEN[0]PIN_B13
VGA_GREEN[1]PIN_A13
VGA_GREEN[2]PIN_B12
VGA_GREEN[3]PIN_A12
VGA_GREEN[4]PIN_B11
VGA_GREEN[5]PIN_A11
VGA_HSYNCPIN_C16
VGA_RED[0]PIN_B10
VGA_RED[1]PIN_A10
VGA_RED[2]PIN_B9
VGA_RED[3]PIN_A9
VGA_RED[4]PIN_C8
VGA_VSYNCPIN_D15


功能:SDRAM引脚
S_A0PIN_T8
S_A1PIN_P9
S_A2PIN_T9
S_A3PIN_R9
S_A4PIN_L16
S_A5PIN_L15
S_A6PIN_N16
S_A7PIN_N15
S_A8PIN_P16
S_A9PIN_P15
S_A10PIN_R8
S_A11PIN_R16
S_A12PIN_T15
S_BA0PIN_R7
S_BA1PIN_T7
S_nCASPIN_T5
S_nRASPIN_R6
S_nCSPIN_T6
S_CKEPIN_R14
S_nWEPIN_N1
S_DQM0PIN_N2
S_DQM1PIN_T14
S_CLKPIN_R4
S_DB0PIN_R5
S_DB1PIN_T4
S_DB2PIN_T3
S_DB3PIN_R3
S_DB4PIN_T2
S_DB5PIN_R1
S_DB6PIN_P2
S_DB7PIN_P1
S_DB8PIN_R13
S_DB9PIN_T13
S_DB10PIN_R12
S_DB11PIN_T12
S_DB12PIN_T10
S_DB13PIN_R10
S_DB14PIN_T11
S_DB15PIN_R11


扫描二维码推送至手机访问。

版权声明:本文由我的FPGA发布,如需转载请注明出处。

本文链接:https://myfpga.cn/index.php/post/232.html

分享给朋友:

“ALGO C4MB V11引脚参照表(持续更新)” 的相关文章

Intel FPGA初级考试模拟试题 四套含答案

Intel FPGA初级考试模拟试题 四套含答案

*1.下列对异步信号进行同步的描述错误的是(使用锁存器)。采用保持寄存器加握手信号的方法特殊的具体应用电路结构,根据应用的不同而不同使用锁存器异步 FIFO *2.FPGA 的可编程是主要基于什么结构(查找表(LUT))。查找表(LUT)ROM 可编程PAL 可编程与或阵列可编程解析:FP...

Verilog实现时钟分频(奇数分频,偶数分频)二分频 三分频 四分频 五分频

Verilog实现时钟分频(奇数分频,偶数分频)二分频 三分频 四分频 五分频

完整工程文件:clkdiv.zip//------------------------------------------------------// File Name        : clkdiv.v// Author     &nb...

CDC 单脉冲信号处理

CDC 单脉冲信号处理

代码中的Sys_clk其实是没有用到的,项目文件:cdc_single.zip//------------------------------------------------------// File Name        : cdc.v// Autho...

多路选择器

多路选择器

多路选择器:在多路数据传送过程中,能够根据需要将其中任意一路选出来的电路。二选一多路选择器 --- 模块框图in_1:输入信号in_2:输入信号sel:控制选择信号out:输出信号二选一多路选择器 --- 波形图in_1、in_2、sel 的波形是随机的。out 的波形根据控制选通信号而定。当 se...

半加器

半加器

半加器:两个输入数据位相加,输出一个结果位和进位,没有进位输入的加法器电路。即两个一位二进制数的加法运算电路。半加器 模块框图:sum:结果位count:进位半加器 真值表:半加器 波形图:代码部分:选择器代码:在Src文件夹中新建 half_adder.v文件module half_adder...