ALGO C4MB V11引脚参照表(持续更新)
| 功能:常用 | 引脚 |
| CLK | PIN_E1 |
| LED0 | PIN_G15 |
| LED1 | PIN_F16 |
| LED2 | PIN_F15 |
| LED3 | PIN_D16 |
| KEY1 | PIN_E15 |
| KEY2 | PIN_E16 |
| KEY3 | PIN_M15 |
| KEY4 | PIN_M16 |
| RXD | PIN_M2 |
| TXD | PIN_G1 |
| 功能:VGA | 引脚 |
| VGA_BLUE[0] | PIN_C15 |
| VGA_BLUE[1] | PIN_B16 |
| VGA_BLUE[2] | PIN_A15 |
| VGA_BLUE[3] | PIN_B14 |
| VGA_BLUE[4] | PIN_A14 |
| VGA_GREEN[0] | PIN_B13 |
| VGA_GREEN[1] | PIN_A13 |
| VGA_GREEN[2] | PIN_B12 |
| VGA_GREEN[3] | PIN_A12 |
| VGA_GREEN[4] | PIN_B11 |
| VGA_GREEN[5] | PIN_A11 |
| VGA_HSYNC | PIN_C16 |
| VGA_RED[0] | PIN_B10 |
| VGA_RED[1] | PIN_A10 |
| VGA_RED[2] | PIN_B9 |
| VGA_RED[3] | PIN_A9 |
| VGA_RED[4] | PIN_C8 |
| VGA_VSYNC | PIN_D15 |
| 功能:SDRAM | 引脚 |
| S_A0 | PIN_T8 |
| S_A1 | PIN_P9 |
| S_A2 | PIN_T9 |
| S_A3 | PIN_R9 |
| S_A4 | PIN_L16 |
| S_A5 | PIN_L15 |
| S_A6 | PIN_N16 |
| S_A7 | PIN_N15 |
| S_A8 | PIN_P16 |
| S_A9 | PIN_P15 |
| S_A10 | PIN_R8 |
| S_A11 | PIN_R16 |
| S_A12 | PIN_T15 |
| S_BA0 | PIN_R7 |
| S_BA1 | PIN_T7 |
| S_nCAS | PIN_T5 |
| S_nRAS | PIN_R6 |
| S_nCS | PIN_T6 |
| S_CKE | PIN_R14 |
| S_nWE | PIN_N1 |
| S_DQM0 | PIN_N2 |
| S_DQM1 | PIN_T14 |
| S_CLK | PIN_R4 |
| S_DB0 | PIN_R5 |
| S_DB1 | PIN_T4 |
| S_DB2 | PIN_T3 |
| S_DB3 | PIN_R3 |
| S_DB4 | PIN_T2 |
| S_DB5 | PIN_R1 |
| S_DB6 | PIN_P2 |
| S_DB7 | PIN_P1 |
| S_DB8 | PIN_R13 |
| S_DB9 | PIN_T13 |
| S_DB10 | PIN_R12 |
| S_DB11 | PIN_T12 |
| S_DB12 | PIN_T10 |
| S_DB13 | PIN_R10 |
| S_DB14 | PIN_T11 |
| S_DB15 | PIN_R11 |
“ALGO C4MB V11引脚参照表(持续更新)” 的相关文章
//==========================================================================// Author : ChanRa1n// Description: Training for Intel FPGA/...
测试过的平台： 1、DE-10 Cyclone V开发板 ...
代码中的Sys_clk其实是没有用到的，项目文件：cdc_single.zip//------------------------------------------------------// File Name : cdc.v// Autho...
多路选择器：在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路。二选一多路选择器 --- 模块框图in_1：输入信号in_2：输入信号sel：控制选择信号out：输出信号二选一多路选择器 --- 波形图in_1、in_2、sel 的波形是随机的。out 的波形根据控制选通信号而定。当 se...
时序分析：时序分析的目的就是通过分析FPGA设计中各个寄存器之间的数据和时钟传输路径，来分析数据延迟和时钟延迟之间的关系。一个设计OK的系统，必然能够保证整个系统中所有的寄存器都能够正确的寄存数据。数据和时钟传输路径是由EDA软件，通过针对特定器件布局布线得到的。时序约束：两个作用告知 EDA 软件...
