当前位置:首页 > FPGA > 正文内容

AD4134 24bit数据模式 CRC校验

chanra1n2个月前 (11-30)FPGA424

校验代码如下:

// CRC polynomial: x^6 + x^5 + x^2 + x + 1 (binary: 1100111)
// Function to calculate CRC
function [0:0] calculate_crc;
input [31:0] data;  // 32-bit input data
localparam POLY = 7'b1100111;  // Polynomial
localparam SEED_VALUE = 6'b100101;  // Fixed seed value

// Intermediate variables
    reg [32:0] temp_data;  // 33-bit temporary data for CRC calculation
    reg [6:0] remainder;  // 7-bit remainder
    integer i;

// Step 1: XOR the high 6 bits with SEED_VALUE
temp_data[32:26] = data[31:26] ^ 6'b100101;  // XOR operation
temp_data[25:0] = data[25:0];  // Lower 26 bits remain unchanged

// Step 2: Initialize remainder
remainder = 7'b0;

// Step 3: Perform polynomial division
for (i = 32; i >= 0; i = i - 1) begin
// Shift the remainder and bring in the next bit
remainder = {remainder[5:0], temp_data[i]};  // Shift left, bring in next bit

// If the leading bit is 1, perform polynomial division
if (remainder[6]) begin
remainder = remainder ^ POLY;  // XOR with POLY
end
end

// Step 4: Check if remainder is zero
if (remainder == 7'b0000000) begin
calculate_crc = 0;  // Valid
end else begin
calculate_crc = 1;  // Invalid
end
endfunction


扫描二维码推送至手机访问。

版权声明:本文由我的FPGA发布,如需转载请注明出处。

本文链接:https://myfpga.cn/index.php/post/433.html

分享给朋友:
返回列表

上一篇:AD4134 Verilog驱动

没有最新的文章了...

“AD4134 24bit数据模式 CRC校验 ” 的相关文章

Xilinx_ISE_DS_Win_14.7_1015_1 安装教程(Xilinx High Speed Cable USB驱动安装)

Xilinx_ISE_DS_Win_14.7_1015_1 安装教程(Xilinx High Speed Cable USB驱动安装)

首先下载Xilinx ISE软件的安装包,以下是百度云链接,6.12G,放着一晚上就下载完了链接:https://pan.baidu.com/s/13cUoFZgbld0X4ikCLsVFNQ 提取码:53ro更建议使用win7来安装这个,win8 win10 ...

FPGA ALARM FPGA多功能闹钟 完整项目 内含上位机

FPGA ALARM FPGA多功能闹钟 完整项目 内含上位机

一、项目简述本项目使用苏州硬禾信息科技有限公司设计的小脚丫FPGA开发板设计了一个完成定时、测温、报警、控制的小项目,并通过上位机显示、下发音乐配置数据。本项目B站介绍:https://www.bilibili.com/video/BV1Vh411k7QV/二、研究进展(一)研究内容:l ...

SOC 在线修改设备树和FPGA配置文件 并在线配置FPGA

SOC 在线修改设备树和FPGA配置文件 并在线配置FPGA

测试过的平台:     1、DE-10 Cyclone V开发板              ...

Verilog实现时钟分频(奇数分频,偶数分频)二分频 三分频 四分频 五分频

Verilog实现时钟分频(奇数分频,偶数分频)二分频 三分频 四分频 五分频

完整工程文件:clkdiv.zip//------------------------------------------------------// File Name        : clkdiv.v// Author     &nb...

Xilinx FIFO和ILA学习

Xilinx FIFO和ILA学习

`timescale 1ns / 1ps//-------------------------------------------------------//Filename       ﹕ FIFO_TOP.v//Author      ...