当前位置：首页 > FPGA > 正文内容

自研板卡 Xilinx A7 100Msps/8bit/2CH ADC WithTrig 千兆以太网 40MBW

chanra1n1年前 (2025-07-09)FPGA52458

1板卡设计框图

1.1电源

板卡支持DC和Type-C供电两种方式，5V电源通过多个LDO产生数字和模拟用的多路3.3V电源以及-5V运放用电源

1.2模拟输入

设计带宽为40Mhz。

1.3触发输入

1.4数字部分

2.测试记录

2.1电源功率

测试多路电源电压正常，纹波＜1%，满足设计目标。

实测无FPGA情况下整板功率0.59W，带FPGA整板正常模式功率2.5W，全速以太网发送时功率2.9W，满足设计目标。

2.2输入测试

ADC输入波形无明显失真，幅值同仿真结果基本一致。

在预设电压范围内实测-3dB带宽范围为43Mhz，同仿真结果基本一致。

2.3以太网通信测试

2.4上位机显示测试

扫描二维码推送至手机访问。

本文链接：https://myfpga.cn/index.php/post/459.html

分享给朋友：

返回列表

上一篇：Alveo U55C数据中心加速卡安装至服务器并配置环境

下一篇：Verilog IIC器件枚举工具 SI5341 SI5394等器件也可使用

“自研板卡 Xilinx A7 100Msps/8bit/2CH ADC WithTrig 千兆以太网 40MBW” 的相关文章

EBAZ4205原理图和PCB免费分享基于ZYNQ7010

ebit.pdfebit.PcbDoc...

Xilinx FIFO和ILA学习

`timescale 1ns / 1ps//-------------------------------------------------------//Filename ﹕ FIFO_TOP.v//Author ...

CDC 单脉冲信号处理

代码中的Sys_clk其实是没有用到的，项目文件：cdc_single.zip//------------------------------------------------------// File Name : cdc.v// Autho...

3-8译码器

译码：译码是编码的逆过程，在编码时，每一种二进制的代码，都赋予了特殊的含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义翻译出来的过程叫做译码，实现译码操作的电路称为译码器。译码器：一类多输入多输出的组合逻辑电路器件，其可以分为：变量译码和显示译码两类3-8译码器模块框图：输出信号定义为...

半加器

半加器：两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路。即两个一位二进制数的加法运算电路。半加器模块框图：sum：结果位count：进位半加器真值表：半加器波形图：代码部分：选择器代码：在Src文件夹中新建 half_adder.v文件module half_adder...

FPGA时序分析和时序约束

时序分析：时序分析的目的就是通过分析FPGA设计中各个寄存器之间的数据和时钟传输路径，来分析数据延迟和时钟延迟之间的关系。一个设计OK的系统，必然能够保证整个系统中所有的寄存器都能够正确的寄存数据。数据和时钟传输路径是由EDA软件，通过针对特定器件布局布线得到的。时序约束：两个作用告知 EDA 软件...