当前位置：首页 > FPGA > 正文内容

自研板卡 Xilinx A7 100Msps/8bit/2CH ADC WithTrig 千兆以太网 40MBW

chanra1n9个月前 (07-09)FPGA19304

1板卡设计框图

1.1电源

板卡支持DC和Type-C供电两种方式，5V电源通过多个LDO产生数字和模拟用的多路3.3V电源以及-5V运放用电源

1.2模拟输入

设计带宽为40Mhz。

1.3触发输入

1.4数字部分

2.测试记录

2.1电源功率

测试多路电源电压正常，纹波＜1%，满足设计目标。

实测无FPGA情况下整板功率0.59W，带FPGA整板正常模式功率2.5W，全速以太网发送时功率2.9W，满足设计目标。

2.2输入测试

ADC输入波形无明显失真，幅值同仿真结果基本一致。

在预设电压范围内实测-3dB带宽范围为43Mhz，同仿真结果基本一致。

2.3以太网通信测试

2.4上位机显示测试

扫描二维码推送至手机访问。

本文链接：https://myfpga.cn/index.php/post/459.html

分享给朋友：

返回列表

上一篇：Alveo U55C数据中心加速卡安装至服务器并配置环境

下一篇：Verilog IIC器件枚举工具 SI5341 SI5394等器件也可使用

“自研板卡 Xilinx A7 100Msps/8bit/2CH ADC WithTrig 千兆以太网 40MBW” 的相关文章

Intel FPGA初级考试模拟试题四套含答案

*1.下列对异步信号进行同步的描述错误的是（使用锁存器）。采用保持寄存器加握手信号的方法特殊的具体应用电路结构,根据应用的不同而不同使用锁存器异步 FIFO *2.FPGA 的可编程是主要基于什么结构（查找表（LUT））。查找表（LUT）ROM 可编程PAL 可编程与或阵列可编程解析：FP...

EBAZ4205原理图和PCB免费分享基于ZYNQ7010

ebit.pdfebit.PcbDoc...

Verilog实现时钟分频(奇数分频，偶数分频)二分频三分频四分频五分频

完整工程文件：clkdiv.zip//------------------------------------------------------// File Name : clkdiv.v// Author &nb...

Xilinx FIFO和ILA学习

`timescale 1ns / 1ps//-------------------------------------------------------//Filename ﹕ FIFO_TOP.v//Author ...

CDC 单脉冲信号处理

代码中的Sys_clk其实是没有用到的，项目文件：cdc_single.zip//------------------------------------------------------// File Name : cdc.v// Autho...

多路选择器

多路选择器：在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路。二选一多路选择器 --- 模块框图in_1：输入信号in_2：输入信号sel：控制选择信号out：输出信号二选一多路选择器 --- 波形图in_1、in_2、sel 的波形是随机的。out 的波形根据控制选通信号而定。当 se...