(原创)基于Microsoft1768板卡实现Win/Linux下Arria10器件的开发,环境配置和安装 FPGA Microsoft FPGA Model:1768 WA 98052-6399置顶

chanra1n2年前 (2023-06-10)FPGA12077
(原创)基于Microsoft1768板卡实现Win/Linux下Arria10器件的开发,环境配置和安装 FPGA Microsoft FPGA Model:1768 WA 98052-6399
首先介绍一下Intel的Arria10器件Arria 10是英特尔(Intel)公司的一款可编程逻辑器件(FPGA),是Altera公司在被Intel收购之前推出的产品之一。Arria 10系列FPGA具有高性能、低功耗和高度可编程的特点,广泛应用于通信、计算、图像处理和工业控制...

Ubuntu下Quartus OpenCL实现手写数字识别 QuartusPro 18.1 Update2 Arria10置顶

chanra1n2年前 (2023-08-08)OpenCL&HLS5565
Ubuntu下Quartus OpenCL实现手写数字识别 QuartusPro 18.1 Update2 Arria10
环境:Arria10 FPGA 10AXF40GAE 10AXF40GAAAMD Ryzen™ 7 7735HS 8核16线程(实测编译速度与主频和核心数有关,可以上X99的双路服务器)英睿达DDR5 4800Mhz 32G*2(注意,内存应大于8G,并且越大越好,否则...

Versal ACAP Primer Handbook置顶

chanra1n3个月前 (03-09)Versal ACAP523
Versal ACAP Primer Handbook
一、核心架构区别1. Versal(ACAP)异构计算架构 :Versal是AMD/Xilinx推出的自适应计算加速平台(ACAP) ,集成多种计算单元:标量处理引擎 (Scalar Engine):包含ARM Cortex-A72应用处理器(APU)和Cortex-R5实时处理器(RPU),支持L...

​​预加重(Pre-emphasis)​​和​​去加重(De-emphasis)​​

chanra1n1周前 (05-27)模拟电子技术135
​​预加重(Pre-emphasis)​​和​​去加重(De-emphasis)​​
一、基本概念预加重(Pre-emphasis)在信号发射端(发送端)对高频分量进行主动增强 ,以补偿信号在传输介质中因高频衰减导致的失真。核心目的 :提升高频分量的幅度,改善信号完整性(Signal Integrity, SI)。典型场景 :高速数字信号(如PCIe、USB)、光纤通信、FM广播等。...

Fly-by、Daisy Chain与T-topology对比

chanra1n3周前 (05-13)FPGA209
Fly-by、Daisy Chain与T-topology对比
*以下内容的版权归MyFPGA.cn所有,仅用于非营利性的学习和教育目的,未经允许不得私自进行转载、引用或商业用途。在高速数字电路设计中,信号完整性(SI)和时序控制是核心挑战。不同的布线拓扑结构直接影响信号质量、抗干扰能力和系统稳定性。本文将对三种主流高速信号布线拓扑——Fly-by、Daisy...

高速PCB故障诊断与检查手册

chanra1n3周前 (05-13)FPGA183
高速PCB故障诊断与检查手册
*以下内容的版权归MyFPGA.cn所有,仅用于非营利性的学习和教育目的,未经允许不得私自进行转载、引用或商业用途。一、电源完整性故障矩阵故障类型子类根本原因检测方法解决方案预防措施低频纹波100Hz~1MHz范围超标- 电解电容ESR过高(>50mΩ)- 电源平面长宽比>10:1导致阻...

FR4的玻璃纤维经纬走向会影响高频信号的阻抗吗?

chanra1n3周前 (05-13)FPGA158
FR4的玻璃纤维经纬走向会影响高频信号的阻抗吗?
FR4基板的玻璃纤维经纬走向确实会对高频信号的阻抗产生可测量的影响,这种效应在10GHz以上尤为显著,主要体现在以下几个方面:1. 介电常数各向异性实测数据:玻璃纤维经向(Warp)介电常数Dk=4.5,纬向(Weft)Dk=4.3(1GHz测试值),差异达4.6%阻抗波动:对50Ω微带线,经向走线...

在Xilinx ZYNQ上移植Ubuntu发行版

chanra1n4周前 (05-10)Linux227
在Xilinx ZYNQ上移植Ubuntu发行版
一、ZYNQ启动流程原理ZYNQ的启动过程分为三个阶段:FSBL (First Stage Boot Loader)由Vivado/Vitis生成,负责初始化PS端硬件(如DDR、时钟、外设)加载PL端比特流(FPGA配置)移交控制权给第二阶段引导程序(如U-Boot)U-Boot (第二阶段引导程...

FPGA硬件设计(高速设计、低功耗设计、高稳定性)

chanra1n1个月前 (04-30)FPGA316
FPGA硬件设计(高速设计、低功耗设计、高稳定性)
一、高速硬件设计要点1. 时序收敛与时钟设计全局时钟分配:优先使用FPGA专用时钟引脚(如Xilinx的MRCC/SRCC)和时钟管理模块(如MMCM/PLL),通过差分对(LVDS/HCSL)传递高频时钟。例如,DDR4接口的400MHz时钟需通过MMCM生成并分配至专用时钟网络。时钟树优化:采用...

ZYNQ7010 在线重配置 使用PS配置PL

chanra1n1个月前 (04-27)FPGA231
ZYNQ7010 在线重配置 使用PS配置PL
首先PL端编译后生成重配置用的固件write_cfgmem  -format bin -interface SMAPx32 -loadbit {up 0x00000000 "/home/chanra1...

自研板卡ZYNQ7010 V2.1

chanra1n1个月前 (04-25)FPGA289
自研板卡ZYNQ7010 V2.1
板卡仿真图:板卡实物图:iperf3 网络测试带宽(≥500Mbits/sec):DDR测试结果:测试1000次大文件(500MB)读写无异常。测试连续写入速度:126MB/s测试连续读取速度:178MB/s--Starting Memory Test Applicat...

解决交叉编译arm-linux-gnueabihf/bin/ld: cannot find -*** 的类似报错

chanra1n2个月前 (04-14)Linux332
解决交叉编译arm-linux-gnueabihf/bin/ld: cannot find -*** 的类似报错
交叉编译报错:/usr/lib/gcc-cross/arm-linux-gnueabihf/7/../../../../arm-linux-gnueabihf/bin/ld: cannot find -lpcre /usr/lib/gcc-cross/arm-linu...

10G/25G Ethernet Subsystem(4.1) IP理解和使用 Versal新版本IP

chanra1n3个月前 (03-22)Versal ACAP687
10G/25G Ethernet Subsystem(4.1) IP理解和使用 Versal新版本IP
首先新建子系统IP到Block Design:右键IP,打开example design,然后右键xxv_ethernet_0_exdes_support.bd点击Generate Output Products,这一步是为了产生仿真所需的文件,然后就可以仿真了仿真大概56us的时候,就就开始产生信...