三模冗余的原理
0.1. 航天相关知识0.1.1. 三模冗余0.1.1.1. 原理三模冗余（TMR）技术是FPGA设计中最著名的错误掩蔽和单事件效应（SEE）保护技术之一。这些FPGA设计大多采用硬件描述语言，如Verilog和VHDL。TMR技术包括设计模块的三倍化和为每个输出端口添加多数表决电路。构建这种三重化方案是一项非常重要的任务，需要花费大量的时间和精力来修改设计代码。本文开发了RASP-TMR工具，该工具具有以可综合的Verilog设计文件为输入，对设
解决INCISIVE152仿真时遇到GND冲突的问题
如果遇到如图库冲突的问题，ncelab: *E,MULVLG: Possible bindings for instance of design unit 'INV' in 'worklib.top:v' are:
uni9000_ver.INV:m
华为FPGA设计资料文档合集（老资料）
华为FPGA设计全套.rarFPGA技巧Xilinx.rarHuaWei Verilog 约束.rarSynplify工具使用指南(华为文档)[1].rar___20074616444853030.rarVerilog HDL 华为入门教程.rarVerilog典型电路设计 华为.rar华为coding style.rar华为FPGA设计规范.rar华为FPGA设计流程指南.rar华为VHDL设计风格和实现.rar华为面经.doc华为面经.rar华为以太网时钟同步技术_时钟透传技术白皮
干货！Intel FPGA SOC开发实例(以PS端控制PL端进行LED流水点亮为例)
如果显示有问题，请右键另存为下载到本地查看！首先来看看使用PL端直接点亮LED的步骤： 然后看看在SOC下怎么去做呢？
Xilinx常用原语总结和使用
原语是 Xilinx 器件底层硬件中的功能模块，它使用专用的资源来实现一系列的功能。相比于 IP 核，原
语的调用方法更简单，但是一般只用于实现一些简单的功能。本章主要用到了 BUFG、BUFIO、IDDR、ODDR、
IDELAYE2 和 IDELAYCTRL。 BUFG：全局缓冲，BUFG 的输出到达 FPGA 内部的 IOB、CLB、块 RAM 的时钟延迟和抖动最小。BUFG原语模板如下：除了 BUFG 外，常用的还有 BUFR，BUFR 是 regional 时钟网络，它的
(手册)IC设计流程 ICC DC VCS
VCS_Lab_Guide.pdfIC_Compiler1_Lab_Guide.pdfDesign_Compiler1_Lab_Guide.pdf
(手册)SpyGlass® CDC Customer Training Release 5.1.0
SpyGlass-CDC-Training-Slides.pdf
(手册)LEDA Version 2006.06 User Guide 编码规则检查工具
navigator.pdfinstall.pdfcrules.pdfrelnotes.pdftcl.pdftutor.pdfuser.pdfversl.pdfvrsl.pdf
推荐好书，从开发到验证的完整手册《FPGA之道》狄超 刘萌著 西安交通大学出版社 pdf
发现一本好书！从数模电，到FPGA结构，到原理，到应用。后面是设计方法，验证方法，非常好的一本书。ps：pdf是从网上找的，如果侵权，请联系我删除！下载链接：FPGA之道
